### MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP3004564

**Publication date:** 

1991-01-10

Inventor:

KUNII MASABUMI

SEIKO EPSON CORP

Applicant:

Classification: - international:

H01L21/20; H01L21/336; H01L29/78; H01L29/786;

H01L21/02; H01L29/66; (IPC1-7): H01L21/20;

H01L29/784


- european:

Application number: JP19890139717 19890601 Priority number(s): JP19890139717 19890601

Report a data error here

### Abstract of JP3004564

PURPOSE:To enable the manufacture of an FET of high performance through a low temperature process by a method wherein an insulating amorphous thin film is formed on an amorphous semiconductor thin film deposited on an insulating substrate, which is annealed to enable the amorphous semiconductor thin film to glow in a solid-state growth manner. CONSTITUTION: An amorphous Si thin film 102 is deposited on an insulating substrate 101, and an SiO2 thin film 103 is formed thereon to serve as a gate insulating film. Then, the layer 102 is made to solid-grow through an annealing process to form a polycrystalline Si 105 of large grain diameter. By this setup, an excellent semiconductor/insulating film interface can be obtained. When the polycrystalline Si thin film concerned is applied to a thin film transistor, an Si thin film 202 glown in a solid-state manner on an insulating substrate 201 and an SiO2 203 are patterned into an island shape. A gate electrode 205 is built thereon, and impurity ions are implanted using the electrode 205 as a mask to form a source region 206 and a drain region 207. An interlaminar insulating film 208 is formed thereon, a contact hole is provided to the film 208 and a gate insulating film, and a source electrode and a drain electrode 209 are provided.



Data supplied from the esp@cenet database - Worldwide

@日本国特許庁(JP)

① 特許出願公開

#### ⑫公開特許公報(A) 平3-4564

@Int.Cl. \*

識別記号

庁内整理番号

@公開 平成3年(1991)1月10日

H 01 L

7739-5F 9056-5F

H 01 L 29/78

3 1 1

審査請求 未請求 請求項の数 3 (全5頁)

59発明の名称

半導体装置の製造方法

②特 顧 平1-139717

22出 顧 平1(1989)6月1日

70発明 者

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会补内

セイコーエプソン株式 勿出 願 人

東京都新宿区西新宿2丁目4番1号

外1名 弁理士 鈴木 喜三郎 79代 理 人

1. 発明の名称

出遺体基準の製造方法

## 2. 特許請求の範囲

- (1) 絶録基板上に非品質半導体薄質を形成し、 該非品質半導体薄膜上に絶縁性非品質薄膜を積層 する工程と、該施設性指品管理機が接層された状 態で前記非異質半導体薄膜をアニールして醤柑成 長させる工程とを少なくとも有することを特徴と する半導体装置の製造方法。
- (2)前記絶縁性非異質薄膜の一部を除去し、非 品質半導体幕膜の一部が露出した状態で蔣紀アニ ールを行うことを特徴とする誰求項1記載の半導 体装置の製造方法。
- (3) 前記絶縁性非晶質薄膜はMOS型電界効果 トランジスタのゲート酸化酸であることを特徴と する請求項1記載の半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関する。

(参楽の技術)

近年、大型で高解像度の液晶表示パネル、高速 で高解像度の密着型イメージセンサ、三次元IC 等への実現に向けて、ガラス、石英等の絶縁性非 暴賞基板や、SiO。等の絶縁性非異質層上に、 高性能な多道体量子を形成する試みが成されてい る。例えば特階昭62-124731等にみられ るように、ガラス基板上に形成した非晶質半導体 薄膜を熱処理して固相成長させ、大粒径の薄膜を 得ることにより薄膜トランジスタの高性能化を図 る試みもある。なかでも大型の液晶表示パネル等 に於いては、低コストの要求を満たすため、安値 な低融点ガラス上に薄膜トランジスタ(TFT) を形成することが必須の要求になりつつある。従 来は、低融点ガラス基板上に形成するTFTのゲ ート絶縁膜に、Journal of Vacuum Science Tech nology Vol. B6(2) p. 517(1988) 等に見られるよ

うにプラズマ気相成長法(PCVD)を用いたもの、Applied Physics Letters Vol.50 (17) p. 1167 (1987)等にみられるように減圧化学気相成長法 (LPCVD)を用いたもの、Electronics Letters Vol.24 (3) p. 172 (1988) 、Japanese Journal of Applied Physics Vol.25 (5) p. 805, 835, L908 (1988)等にみられるように光化学気相成長法を用いたもの、Japanese Journal of Applied Physics Vol.22 (4) p. L210 (1983)等にみられるようにECRプラズマ気相成長法を用いたもの等があり、いずれも低濃成譲法で作製したSiO。 準額を用いてきた。

#### [発明が解決しようとする課題]

しかし、TFTのゲート酸化腺の形成を低温 (<600℃)で行なう場合、高温酸化法で形成 したゲート絶縁膜と比較すると顔質が劣り、高性 能のTFTが実現できないという問題点があっ た。低温で成譲したゲート絶縁膜の膜質が劣る理 由は、ゲート絶縁膜中の残留ストレス、ダングリ ングポンド、不純物等に起因する欠陥準位が半導

以下、第1回をもとに固相成長アニールの方法 を説明する。まず石英基板あるいはガラス基板等 の絶縁基板101上に非晶質半導体102を成績 する。本実施例では非晶質半導体の例に非晶質シ リコンを用いて説明する。尚基板にはSi0。で 覆われたSi基板を用いることもある。石英基板 あるいはSi0。で覆われたSi基板を用いる場 合は1200℃の高温プロセスにも耐えることが できるが、ガラス基板を用いる場合は軟化温度 が低いために約600℃以下の低温プロセスに 制限される。はじめに絶縁基板101上に非晶質 シリコン薄膜102を堆積させる(第1回~ (a))。該非晶質シリコン薄膜102は一様 で、微小な結晶子は含まれておらず結晶成長の核 が全く存在しないことが望ましい。減圧化学気相 成長法(LPCVD)の場合は、デポ温度がなる べく低くて、デポ速度が単い条件が適している。 シランガス (SiHa) を用いる場合は500℃ ~560℃程度、ジシランガス(Si。H。)を 用いる場合は300℃~500℃程度のデボ温

体 / ゲート絶縁 鏡昇 画に存在し、空乏層が広がらないことによる。このため、従来の低温成韻法で 形成したTFTでは高性能化が難しかった。

本発明は以上の問題点を解決するもので、その目的は保護プロセスを用いて高性能のTFTを作製することにある。

### [課題を解決するための手段]

本発明の半導体機関の製造方法は、①絶縁基板 上に非晶質半導体薄膜を形成し、該非晶質半導体 薄積上に絶線性非晶質薄膜を積層する工程と、該 絶単性非晶質薄膜が積層された状態で前記非晶質 半導体薄膜をアニールして関相成長させる工程と を少なくとも有することを特徴とする。

②前記絶縁性非晶質薄膜の一部を除去し、非晶質 半導体薄膜の一部が露出した状態で前記アニール を行うことを特徴とする。

②前記絶縁性非晶質薄膜はMOS型電界効果トランジスタのゲート酸化膜であることを特徴とする。

【実 海 例】

度で分解堆積が可能である。トリシランガス (SisB。) は分解温度がより低い。デポ温度 を高くすると堆積した誰が多結晶になるので、 S1イオン注入によって一旦非晶質化する方法も ある。プラズマ化学気相成長法(PCVD)の場 合は、基板温度が500℃以下でも成膜できる。 また、デポ資能に水量プラズマあるいはアルゴン プラズマ処理を行えば、基板表面の清浄化と成膜 を連続的に行うことができる。光勵起CVD法の 場合も500℃以下の低端デポ及び基板表面の液 浄化と成膜を連続的に行うことができる点で効果 的である。電子ピーム業着法などのような高真空 兼着法の場合は誰がポーラスであるために大気中 の酸素を膜中に取り込み異く、結晶成長の妨げと なる。このことを防ぐために、固相成長アニール 前に300℃~500℃程度の低温熱処理を行い 膜を緻密化させることが有効である。スパック法 の場合も高真空蒸着法の場合と同様である。

以上のようにして形成した非晶質シリコン薄膜上にゲート絶縁膜となるSiOェ海膜1O3を2

00~1500人成職する(第1図~(b))。 PCVD、光CVD、電子ピーム蒸着法等では非 品質シリコンとSiOェ の成績を同一チャンパー 内で行えるため、半導体/絶縁膜界面を清浄に保 つことが容易となり誰ましい。PCVD法をSi O。の成蹊に用いる場合は、SIH。と顕微化室 業ガス (N。O) の混合ガスを用いる。水素 (Ha) ガスあるいはヘリウム(Ho) ガスを希 釈ガスに用いると膜のダメージが低減されること が知られているので、場合によってはSiH。、 N。O、H。またはHeの混合ガスを用いる。ゲ ート絶縁膜にSiの童化臓を用いる場合にはSi H。、窒素ガス(N。)またはアンモニアガス (NH。) の融合ガスを用いる。光CVDでは SiH。の代わりにSi。H。、Si。H。ガス 等を用いる。電子ピーム素着では高純度のSi 〇。ターゲットを用いる。また、マグネトロンス パッタ法を用いてSiO。成績してもよい。

以上のようにして作製した半導体/絶縁額二層 機造において、半導体滞譲を関相成長させるアニ

れ、昇面に存在していたSi原子のダングリング ポンドが埋まるようにSi原子が移動する。この ため、昇面の応力またはSiのダングリングポン ドに起因する昇面準位は、固相成長過程で減少す る。この様な効果のため、きわめて良好な半導体 ノ絶縁臓界面が得られる。

 ール工程を行う。アニール工程の前にSiO。海 膜をゲート電極の形にパタニングして、関口部を 形成するのが望ましい。その理由は、非異質シリ コンの全面がSiO』で攫われていると、特にP CVDで作製した非晶質シリコン薄膜をアニール する場合に膜中に含まれている水素の造げ場がな くなり、腹がポーラスになってしまうためであ る。猫相成長方法は、石英管による炉アニールが 便利である。アニール雰囲気としては、窒素ガ ス、水素ガス、アルゴンガス、ヘリウムガスなど を用いる。1×10-\*から1×10-1\* Torr の高英空雰囲気でアニールを行ってもよい。随相 **成長アニール温度は、およそ500℃~700℃** とする。低温アニールでは選択的に、絶温成長の 活性化エネルギーの小さな結晶方位を持つ結晶 粒のみがゆっくりと成長し、粒径約1μmの大粒 極多糖品シリコン105ができる(第1回 -(c))。第1図-(c)において、結晶粒界を 104で示す。この重相成長の過程において、半 導体/絶縁膜界面に存在していた応力は緩和さ

SnO。などのような透明性導電鏡などを用いることができる。成績方法としては、CVD法、スパッタ法、真空蒸着法、等の方法があるが、ここでの詳しい説明は省略する。

続いて第2回(c)に示すように、前紀ゲート電価2-6をマスクとして不統物をイオンドレイレ・自己整合的にソース領域206およびドレイン領域207を形成する。前紀不統物としてもいいはAs\*を用いる。不統物添加方法といいるはB、等を用いる。不統物添加方法としておいはブラズマドーピング法などの方法を表示である。前紀絶縁基板201として石英基板を用いたをある。前紀絶縁基板201として石英基板を用いたをある。前紀絶縁基板201として石英基板を用いた度は、1×1016から1×1016cm-1程度とす。

続いて第2図(d)に示されるように、層間絶 緑譲208を積層する。該層間絶縁鏡材料として は、酸化臓あるいは変化膜などを用いる。絶縁性 が良好ならば譲軍はいくらでもよいが、数千人から数μm程度が普通である。富化額の形成方法としては、LPCVD法あるいはプラズマCVD法などが簡単である。反応には、アンモニアガスとシランガスと童業ガスとの混合ガス、あるいはシランガスと童業ガスとの混合ガスなどを用いる。

ここで、水煮プラズマ法、あるいは水素イオン 注入法、あるいはプラズマ変化膜からの水素の拡 散法などの方法で水煮イオンを導入すると、ゲー ト数化膜界面などに存在するダングリングポンド などの欠陥が不活性化される。この様な水素化工 程は、層間絶緯膜208を積層する前におこなっ てもよい。

次に第2図(e)に示すように、前記層間絶録 膜及びゲート絶縁膜にコンタクトホールを形成 し、コンタクト電極を形成しソース電極209お よびドレイン電極210を形成する。該ソース電 極及びドレイン電極は、アルミニウムなどの金属 材料で形成する。この様にして薄膜トランジスタ が形成される。

石英書板やガラス番板だけではなく、サファイア基板(AlaOa)あるいはMgO-AlaO。、BP、CaF。等の結晶性絶縁基板も用いることができる。

以上海鎮トランジスタを例として説明したが、 パイポーラトランジスタあるいはヘチロ接合パイポーラトランジスタなど海鎮を利用した電子に対 しても、本発明を応用することができる。また、 三次元デバイスのようなSOI技術を利用した電

#### [発明の効果]

本発明によって得られた大粒径多結晶シリコン 浦驤を用いて海驤トランジスタを作成すると、優 れた特性が得られる。従来に比べて、海臏トラン ジスタのON電流は増大しOFF電流は小さくな る。またスレッシホルド電圧も小さくなりトラン ジスタ特性が大きく改善される。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー四路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高速動作が実現される。さらに、電源電圧の低減、消費電流の低減、信頼性の向上に対して大きな効果がある。また、600℃以下の低温プロセスによる作製もまた、600℃以下の低温プロセスによる作製もである。

本発明を、光電変換素子とその走搬回路を同一 チップ内に集積した密着型イメージセンサーに応 用した場合には、読み取り速度の高速化、高解像 度化、さらに階額をとる場合に非常に大きな効果

子に対しても、本発明を応用することができる。

#### 4. 図面の簡単な説明

第1 際は本発明の個相成長アニール方法の説明 図。

(C)~(E) 第2回(は本発明の半導体装置製造方法の説明 図。



- 101.201. · · 絶録基板
- 102・・・・・・非晶質シリコン
- 103.203 · · · SiO.
- 104、204 · · · 結晶粒界
- 105、202・・・多結晶シリコン
- 205・・・・・・ゲート電極
- 206・・・・・・ソース領域
- 207、・・・・・ドレイン領域
- 2 0 8 · · · · · · · 層間絶緑鎮 2 0 9 · · · · · · · ソース電極
- 210・・・・・・ドレイン電標

# 特開平3-4564(5)

